MTK NPU Dimensity 1000

NPU MTK NPU Dimensity 1000

发布时间 : 2020-04-06 15:00

字数:976 阅读 :

评论:

A 3.4-to-13.3TOPS/W 3.6TOPS Dual-Core Deep-Learning Accelerator for Versatile AI Applications in 7nm 5G Smartphone SoC

Dimensity 1000是MTK的首款真正的AI芯片，通过ISSCC论文PPT看了一下架构，在这里做一下记录：

从图上看，Dimensity1000采用双DLA核，与业界的趋势一致，采用双核提高算力。两个DLA可以直接通信，不需要AP_MCU的参与，提高了通信速度。

每个DLA中有：

四个处理单元： CE， 1DE，2DE，CMDE。

两个L1 Buffer，一个L2 Buffer。

两个DMA: CBLD,SBDMA

下面详细的看一下每个单元的功能：

Convolution Buffer Loader (CBLD)

一个4D DMA引擎，支持stride的模式，主要是从L2搬运数据到CB，也可以从SB搬运到CB（应该是为layer-fusion特性做的）。支持weight压缩。
convolution Buffers(CB)

每层输入数据的activation、weight。CB的大小对Data-reuse的性能影响较大，此处没有介绍具体大小。
CONV Data Dispatcher(CDD)

将CB的数据搬入CE，除了数据搬运，应该还支持数据格式转换。同时还有Register Banks，减少对CB的访问，一些固定或变动少的数据可以放到register中。
Convolution Engine(CE)

CE是DLA的主要网络计算单元，执行卷积计算，其中还有个小的AQU核作ASYMM-Q计算。提高了ASYMM-Q的性能。

1D Engine

激活函数（ReLu,PReLu,…）

数学计算（乘，加）
2D Engine

Pooling函数（Avg,Max),这里看不懂与1D分开的优势在哪里。在1D和2D CU之间没有直连通道。2D操作需要额外进出一次L1。个人猜测是为了减少2D CU的寄存器数量，2D操作需要缓存数据，1D到2D的数据需要先缓存足够的数据才可以计算。减少2D CU的寄存器，那就要利用L1，也就没必要增加1D到2D CU的直连通道了。
L1 用于1D 2D数据交换
4D DMA数据传输，支持stride，外存和SB之间。一个双向DMA，输出计算结果，输入应该是1D,2D引擎的参数。